来源:科技新报
外媒报道,新思科技(Synopsys)宣布旗下LPDDR6内存接口IP已于台积电N2P制程完成芯片上机测试(silicon bring-up),象征新一代低功耗行动内存技术迈入关键验证阶段。
该设计在测试中实现86 GB/s带宽,符合国际半导体标准协会(JEDEC)最新LPDDR6规范,显示此技术已能在先进制程环境中稳定运作。
新思科技主要提供芯片设计所需的模拟、验证与授权模块。 此次完成硅测的 LPDDR6 IP 包含控制器(controller)与物理层接口(PHY interface)两部分。 控制器负责JEDEC协议与时序管理,而PHY则建构于台积电N2P的金属堆栈与I/O库之上,确保在高频作下仍维持低功耗与讯号完整性。
所谓「silicon bring-up」,是指芯片设计在完成软体模拟后,首次于实体晶圆上上电验证的阶段。 这代表IP模组的电路架构已经进入实体测试,但尚未整合至完整系统芯片中。 新思科技表示,此次验证结果显示LPDDR6控制器与PHY在N2P制程上能达到预期性能,为后续客户导入SoC设计奠定基础。
目前市场主流仍以 LPDDR5/LPDDR5X 为主要规格,应用于智能手机与笔电平台。 这些内存颗粒由三星、SK海力士、美光等厂商以自家制程生产,强调高速与低功耗。 LPDDR6 则是由国际半导体标准协会JEDEC制定的新一代行动内存标准,传输速率最高可达 14.4Gb/s,能大幅提升 AI 手机与边缘设备的数据处理效率。
根据 Synopsys 说法,该 LPDDR6 IP 可支持每脚位速率 10.667Gb/s,理论峰值可达 14.4Gb/s(约 115GB/s 带宽),比 LPDDR5 世代提升超过 30%。 凭藉台积电N2P制程的高密度与低功耗特性,新技术可望应用于AI手机、边缘运算装置与超轻量笔电,成为支撑装置端AI(on-device AI)运算的新基础。
业界观察指出,新思科技与台积电在N2P节点上完成LPDDR6 IP验证,象征SoC厂商将能更快导入新一代内存标准。 未来在系统接口兼容性与验证流程上,台积电与 EDA 业者的主导力将明显提升。 随着SoC制程与控制IP若以台积电为主流,存储器厂必须确保自家LPDDR6颗粒能完全兼容,测试与认证成本也将提高。
目前LPDDR6技术仍处于IP验证阶段,预计2026年正式导入商用平台。 随着新思科技与台积电持续扩大先进制程IP布局,行动存储器标准正迈向10Gb/s时代,而晶圆代工与EDA生态在未来行动运算的影响力,将进一步超越传统存储器厂,成为驱动新世代AI平台的关键力量。